Thèse CIFRE : Modular Analysis for Formal Verification of Integrated Circuits at Transistor Level

Description du poste

Sujet détaillé : https://www.ens-lyon.fr/LIP/CASH/wp-content/uploads/2024/06/thesis-proposal-hierarchy.pdf

Profil recherché

Motivé par la recherche, intéressé par la théorie et la pratique.

Voir le fichier joint